--------(--)

スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。
2016-12-24(Sat)

8Tr2段オペアンプの設計(38)

8Tr2段オペアンプの設計は以上です。最終的な回路図は以下の通りとなりました(位相補償容量・抵抗の位置等は適当です)。

ele11_83.jpg

特性はF特が 8Tr2段オペアンプの設計(35)に、ボルテージフォロアでのステップ応答(負荷容量 3pF)は以下の通りとなりました。グラフより、スルーレートが 7.1V/us(rise), 6.2V/us(fall) と読み取れました。

ele11_84.jpg

スポンサーサイト
2016-12-17(Sat)

8Tr2段オペアンプの設計(37)

位相補償回路はもうひとつ検討する項目があります。寄生成分について(4)(5)で見たように、容量と抵抗には寄生容量がついています。どの層で容量・抵抗を作るのかで寄生容量の値が違いますし、容量はどちらを上面にするかで寄生容量のつき方が変わります。従って、以下の4種類のうち、一番位相補償にとって都合のよい形を選ぶ必要があります。できれば、寄生容量を加えるなどしてシミュレーションするといいと思います。

ele11_82.jpg
2016-12-10(Sat)

8Tr2段オペアンプの設計(36)

ちなみに Rz が 1/gm より小さい場合、ゼロ点を高周波に飛ばす力が弱いため、位相の遅れが残ってしまいます。逆に、Rz が 1/gm より大きい場合ですが、周波数が十分大きくなる前に Rz の値が Cc のインピーダンスより大きくなってしまいます。この場合、Rz による電流の経路ができてしまうため、ボーデ線図上“盛り上がり”が発生します。

ele11_81.jpg

位相余裕は大きく確保できるように見えますが、出力段のソース接地回路の増幅率がなくなると、急激に位相が回ります。シミュレーションのモデルは寄生容量が完璧に盛り込まれていないので、急激に位相が回る現象は実際に IC を作った場合に発振する危険性があります。実際にはこの“盛り上がり”が起こらないよう抵抗を調整することが無難です。

ele11_80.jpg

2016-12-03(Sat)

8Tr2段オペアンプの設計(35)

ゼロ点は入力信号がミラー容量を通って出力側に流れることで発生します(ソース接地回路(32))。ということは、ミラー容量を必要以上に電流が流れないように出来ればよさそうです。電流を止める=抵抗 ですから、ミラー容量に直列に抵抗をはさみます。あとは、抵抗の値をどうすればいいかです。ゼロ点の周波数は出力段の 1/gm とミラー容量の容量値の積でした(ソース接地回路(35))。もともとハイパスフィルタの遮断周波数は対応する抵抗と容量の積(ソース接地回路(34))でしたので、ゼロ点の場合、対応する抵抗は出力段の 1/gm になります。この値の抵抗 Rz をミラー容量にはさめば、容量からの電流が出力段の電流源からの電流を超えることがないため、理論上、ゼロ点はなくなります(正確には、ゼロ点の周波数が無限大に移動します)。

ele11_78.jpg

実際に抵抗 Rz=1.4kΩ をはさんだ場合のボード線図を以下に示します。

ele11_79.jpg

位相余裕は 45°確保されています。

2016-11-26(Sat)

8Tr2段オペアンプの設計(34)

まず、なぜ位相が予想より進んでしまったかを考えます。ボーデ線図(8Tr2段オペアンプの設計(33))を見ると、極分離8Tr2段オペアンプの設計(32))により第2の極が高周波側に移動し、かつ、大きいミラー容量がついたことでゼロ点がより低周波側に移動しました。これにより、第2の極とゼロ点の距離が近くなり、ゼロ点の影響を受けて位相が進んでしまったと考えられます。

ele11_77.jpg

第2の極、ゼロ点に対するミラー容量の効果を考えると、ミラー容量だけで対処するのは困難です。第2の極は今一番いいところにありますので、ゼロ点を何とかすることを考えます。
2016-11-19(Sat)

8Tr2段オペアンプの設計(33)

では、増幅率 A=0dB の時第2の極が来る(位相余裕が45度)ように、シミュレーションでミラー容量をつけてみます。位相補償容量ができるだけ小さくなるようシミュレーションした結果(5.5pF でした)が以下の図です。

ele11_76.jpg
ミラー容量により第1の極を低周波に移動させることで、第2の極が A=0dB のところに移動できました(確かに第2の極は高周波側に移動しています)。しかし、

位相余裕が 14°(=180-166) しかありません!

これでは目標である位相余裕 45°を達成していませんので、何かをしなければなりません。
2016-11-12(Sat)

8Tr2段オペアンプの設計(32)

 早速ミラー容量をつけて第1の極を低周波側に移動します。なお、ミラー容量をつけた際の第2の極ですが、極分離(Pole splitting)と呼ばれる現象が起きるため高周波側に移動します。

ele11_74.jpg

この極分離は、出力段側のソース接地回路に対してミラー容量が負帰還経路となるため、オペアンプ出力での位相の遅れが出力段の入力端子に戻り(正確には、位相の遅れに対応する電流がミラー容量を経由し、入力段のドレイン抵抗に流れることで、対応する入力電圧を発生させる)、出力での位相の遅れを修正されるために起こると考えられます。

ele11_75.jpg

極分離の参考資料
http://www.elab.ntua.gr/analogVLSIcircuits/opamp.pdf
4ページ下から周波数応答があり、ミラー容量による位相補償の考察が書かれている
2016-11-05(Sat)

8Tr2段オペアンプの設計(31)

 第1の極は 8Tr2段オペアンプの設計(28)で見たとおり、入力段由来のものです。抵抗成分を変えることはやはり難しいため、容量成分を増やすことでより低い周波数に移動させます。しかし、その容量の値はもともとの寄生容量分 ACpc が大体数十pF であることから、単純に青の端子と電源間に容量を接続して対応しようとすると数百 pF 以上が必要です。数百pF は IC の大半をこの容量が占めてしまうほどの大きさで、普通許容できません。そこでミラー効果を逆に利用し、出力段の入出力間に容量を接続することで、容量の値を出力段の増幅率分の1(=1/A)に下げます。こうすれば、接続する容量を数 pF に下げることができます。
ele11_73.jpg
2016-10-22(Sat)

8Tr2段オペアンプの設計(30)

早速、位相余裕がある状態にしていかなければなりませんが、どうすればいいかを考えます。位相補償回路がない発振する場合のボード線図をよく見てみると(8Tr2段オペアンプの設計(28))、

 (1)DCゲインが大きい
 (2)第1の極と第2の極の周波数が近い

ために、位相の遅れが 180°の時増幅率 A が1より大きくなっていることがわかります。従ってボード線図において、位相余裕が確保できるまで、

 (1)DCゲインを下げる
 (2)第2の極をより高い周波数に移動する
 (3)第1の極をより低い周波数に移動する

の3つの方法のどれかを行うことが必要となります。

ele11_72.jpg

しかし、

 (1)DCゲインを下げる
→ 負帰還回路を組んだ時の全体の諸特性が悪くなる(反転増幅回路とは?(10)

 (2)第2の極をより高い周波数に移動する
→ 第2の極は出力段由来だが、RCフィルタの容量成分は負荷容量 CLオペアンプの仕様(7))で仕様のため小さく出来ない。抵抗成分であるドレイン抵抗を小さくするには出力段トランジスタの WL サイズを変更しなければならないが、これを行うとDCゲインや入力オフセット、ノイズ等特性(8Tr2段オペアンプの設計(19))が悪くなる

ため、設計的に行うことが難しい対策となっています(他に手段がない場合は検討することもあります)。そこで通常は、

 (3)第1の極をより低い周波数に移動する

を選択します。
2016-10-15(Sat)

8Tr2段オペアンプの設計(29)

これで位相補償回路がないとほとんど使えないことが分かりましたので、対策をしていきます。

まず、ボード線図をどうしたらいいのかを考えます。発振条件 1+Aβ=0 にて、βは1以下の正の値なので、位相が 180°遅れた時、増幅率Aが1倍(=0dB)より小さければ、どのような回路を組んでも必ず 1+Aβ>0 となり発振しません。更に位相余裕を取る必要があることを考えると、例えば位相余裕を 45°取ると決めたのであれば、

 増幅率Aが1倍(=0dB)の時、位相の遅れを 135°(=180-45)にする

とすれば、安定した負帰還回路を組むことができます(ここでは A=0dB を基準にしていますが、この場合はどのような負帰還回路でも組めるという条件となります(この条件で組んだオペアンプは汎用オペアンプと呼ばれます)。ある特定の負帰還回路専用にオペアンプを設計する際は A=1/β を基準とすることになります)。

ele11_71.jpg

2016-10-08(Sat)

8Tr2段オペアンプの設計(28)

詳細がそろいましたので、2極+1ゼロ点のボーデ線図を描きます。8Tr2段オペアンプの設計(19)で設計した回路に負荷容量 3pF をつけた場合のシミュレーション結果です。

ele11_70.jpg

DC ゲインが普通より多く 100dB 近くあるためか、第一極(青の端子由来)の位置が低周波に来ています。ここで注目してほしいのは位相が180°遅れた周波数でのオペアンプの増幅率です。たどると +20dB(=10倍) あたりですので、発振条件 1+Aβ=0 からすると、β=1/10 より大きい負帰還回路では発振してしまいます。“β=1/10 より大きい”とは、8Tr2段オペアンプの設計(21)で見たβの定義から、例えば非反転増幅回路なら“負帰還回路全体の増幅率が 10 倍以下のものすべて”になるので、ほとんどすべての回路で発振してしまうことになります。
2016-10-02(Sun)

8Tr2段オペアンプの設計(27)

次に緑の端子の極です。これは通常のソース接地回路の出力端子側の極と同じになります。ソース接地回路(36)で見たとおり、

ele11_69.jpg

抵抗成分がPNトランジスタのドレイン抵抗の合成抵抗 rdp//rdn、容量成分がほぼ負荷容量 CLオペアンプの仕様(7))(この成分が他より一桁以上大きいと考えられるため)からなるRCフィルタが緑の端子の極の正体であることが分かります。rdp//rdn は大体数十kΩ、CL は大体数pF ですので、極の周波数は数MHz~数十MHz になります。
 最後にゼロ点ですが、ソース接地回路のゼロ点そのものですので、ソース接地回路(35)に記載した通り、ゼロ点の周波数は数百MHz 以上になります。
2016-09-17(Sat)

8Tr2段オペアンプの設計(26)

 次にこの3つについて、小信号等価回路で詳細を把握します。はじめに1)の青の端子にある極です。3)のミラー容量に注意しながら等価回路を組むと、

ele11_68.jpg

抵抗成分が入力段PNトランジスタのドレイン抵抗の合成抵抗 rdp//rdn、容量成分がほぼ ACpc(この成分が他より一桁以上大きいと考えられるため)で出来ているRCフィルタが青の端子の極の正体であることが分かります。rdp//rdn は大体数百kΩ、ACpc は大体数十pF ですので、極の周波数は f=1/2πRC から数十kHz~数百kHz になります。
2016-09-03(Sat)

8Tr2段オペアンプの設計(25)

これで、準備が整いましたのでオペアンプの設計に戻ります。

8Tr2段オペアンプの設計(19)で作成したオペアンプのままで負帰還回路を組むと、実はあっけなく発振します。そのままでは発振条件 1+Aβ=0 の条件を満たすからです。これでは使い物になりませんので、位相余裕を増やす設計をする必要があります。この位相余裕を増やす行為を位相補償、増やした回路を位相補償回路と言います。実際よく見受けられる位相補償回路は“入力段と出力段の間に抵抗と容量を挟むだけ“なのですが、このたった2つの要素を理解するのはとても大変です。そこで、ソース接地回路の周波数応答からこの2つの役割を順に見ていきたいと思います。

まず、位相補償回路がない場合どのような周波数特性になるかを考えます。8Tr2段オペアンプはソース接地回路が2段重なった回路と近似できると説明しました(8Tr2段オペアンプとは(2))。次にソース接地回路自体の周波数特性ですが、入力端子にひとつと出力端子にひとつ極が存在し(ソース接地回路(31))、さらにゼロ点がひとつあることを見てきました(ソース接地回路(32))。その結果を 8Tr2段オペアンプに重ねます。

ele11_67.jpg

位相補償を理解する上で重要なものは、

1) 入力段と出力段をつなぐ端子にある極(図で青の端子)
2) 出力段の出力端子にある極(図で緑の端子)
3) 1)と2)の間に存在する寄生容量によるゼロ点(図で橙の容量)

の3つです(その他のものはここでは重要ではないので無視します)。何もしないと、この2極+1ゼロ点により、位相が最大 90*3=270°遅れますので発振するわけです。
2016-08-20(Sat)

8Tr2段オペアンプの設計(24)

このあたりは重要ですので、位相余裕が 30°(=150°)以上の波形をもう少しスケールを拡大して見ていきます。
ele11_66.jpg

まず用語から説明します。ステップ応答による振動自体をリンギング(ただし振動の回数が少ないときにこの用語を使うことが多いと思います)、リンギングにより入力電圧より出力電圧が大きくなってしまった部分をオーバーシュート、入力電圧より出力電圧が小さくなってしまった部分をアンダーシュートと言います。さて、位相余裕リンギングの回数から見てみると、位相余裕 30度でリンギングが約 3 回45度でリンギングが約 1.5 回70度でリンギングがなくなりますオーバーシュートアンダーシュートは量が大きいと IC や後続回路の破壊につながる恐れがあるため、できれば位相余裕は多く取りたいところです。しかし、位相余裕を多く取ろうとすると、それに必要な回路(実際には容量)が大きくなり IC 自体が大きくなってしまったり、スルーレート特性(オペアンプの仕様(7))が悪くなったり(出力の反応が遅くなる)します。要求された仕様に従ってどのくらい出力波形の“乱れ“が許されるかを検討しながら、実際の位相余裕の値を決めていく必要があります

予断ですが、このあたりの話は自動制御理論の古典と呼ばれる分野が基礎的理論となります。8Tr2段オペアンプによる負帰還回路はフィードバック2次遅れ要素というものに該当します。この理論によれば、

位相余裕 0度=遅れ 180度の発振している波形 → 不減衰単振動
位相余裕が 70度より小さい場合のリンギングしている波形 → 不足減衰減衰振動
位相余裕が 70度くらいのリンギングがちょうどなくなる波形 → 臨界減衰
位相余裕が 70度より大きいリンギングがない波形 → 過減衰

という名前がついています。ご参考まで。
2016-08-13(Sat)

8Tr2段オペアンプの設計(23)

実際にボルテージフォロア(回路は 8Tr2段オペアンプの設計(19) のものです)でシミュレーションを用いて確認した例を掲げていきます。

まずは出力電圧の位相の遅れが 180°以上の場合です。
ele11_63.jpg
見てのとおりまさしく制御不能の状態です。正確に言えば、ステップ入力がされるとオペアンプの増幅率が A=1/β(ここでは A=0dB)となる入力周波数で振動をはじめ、とまらなくなっています。

次に、180°から 170°までの波形です。
ele11_64.jpg

振動しているため使えませんが、170°に向かうに従って徐々に振動が収まっていくのがわかります。

最後に、位相余裕の基準としてよくある 150°(=位相余裕 30°)、135°(=位相余裕 45°)、110°(=位相余裕 70°)、さらに余裕を持たせた 100°(=位相余裕 80°)の波形です。
ele11_65.jpg

150°になると振動がかなり速く収束し、110°まで来ると振動自体がなくなります。
2016-08-06(Sat)

8Tr2段オペアンプの設定(22)

そうすると次の質問として、179°遅れたらどうなるのでしょうか?

理論的には発振にはなりませんが、実際には使い物になりません(あとで波形を出します)。では、178°なら? 177°なら?…とどんどん戻してこれなら実際に使えるという位相まで戻すことになります。このように発振の基準である 180°からどれだけ戻ったか(どれだけ離したか)を表す数字を位相余裕といいます。例えば、150°まで戻したなら位相余裕は 30°(=180-150)、113°まで戻したら位相余裕は 67°となります。

 あとは、”実際に使える“をどのように確認すればいいか、です。よく使われる方法は、ステップ応答と呼ばれるものです。このステップ応答は実際の評価もできるため、設計の確認にも使うことができます。ステップ応答は確認したい回路の入力に、その名のとおりステップ入力(電子回路では矩形波入力を用います)を入れた際の出力を確認します。

ele11_62.jpg

2016-07-31(Sun)

8Tr2段オペアンプの設計(21)

β は帰還量と呼ばれる正の値で、出力信号のうちどれくらいを入力に戻すかを表すものです(すべて戻すと β=1, 何も戻さないと β=0)。例えば、増幅率2倍の非反転増幅回路では β=1/2、増幅率3倍の非反転増幅回路では β=1/3、出力とオペアンプのマイナス端子を接続したボルテージフォロアでは β=1 です。
ele11_61.jpg
A は増幅率を表しますが、正確には位相の情報も含まれた値です。これらを合わせると 1+Aβ=0 の状況は、A = -1 * 1/βと書き直すことで、

増幅率 A が 1/βで、出力電圧の振幅が 入力電圧のそれに対して 180°遅れているとき(-1 の部分)

ということになります。実際には、増幅率 A が 1/βの際、出力電圧の振幅が 180°以上遅れていても不安定になります。
2016-07-23(Sat)

8Tr2段オペアンプの設計(20)

まず、位相補償とは何か?を順に見ていきたいと思います。

オペアンプとは?(5)で見たように、オペアンプの出力そのままは歪んでいて使い物になりません。そこで負帰還という技術を使って、入力信号に限りなく近い出力を得ます。
ソース接地回路(30)(31)で見たように、入力周波数が高くなると出力信号の位相が入力信号のそれに対して遅れていきます。負帰還を使おうとすると、この位相が遅れた出力を入力に返すことになりますが、そんなことをして大丈夫なのでしょうか?

この答えを帰還とは?(3)で登場した理論式から見てみます。
ele11_60.jpg
この式から分母である 1+Aβ が 1+Aβ=0 となると、Vo/Vin が無限大、つまり出力電圧 Vo が無限大になってしまいます。この状態は発振と呼ばれ、現実には制御不能になります。この発振を防ぐために位相補償をしていくのですが、まずは、1+Aβ=0 とはどういう状況か?を考えます。
2016-03-18(Fri)

8Tr2段オペアンプの設計(19)

長くなりましたが、入力オフセット電圧とノイズの対策が出揃いましたので、入力段のトランジスタサイズを調整します。
ここで、それぞれの対策を再掲すると

 入力トランジスタ
・WL をできるだけ大きくする(入力オフセット電圧対策)
・L をできるだけ小さく、W をできるだけ大きくする(ただし WL はできるだけ大きく)(ノイズ対策)
 カレントミラートランジスタ
・L をできるだけ大きく、W をできるだけ小さくする(ただし WL はできるだけ大きく)(入力オフセット電圧対策、ノイズ対策とも)

これに

L を大きくしたり、W を小さくしたりすると、Ids 一定 → Vgs が上がる為、入出力電圧範囲が狭くなる

ことに注意してサイズを調整します。今回は、以下のように調整してみます。

ele11_59_1.jpg

これでトランジスタサイズが出揃いました。残るは理解が困難と言われる位相補償です。
いま何時かにゃ~
これまでの来場者数
単語の検索はここで
プロフィール

たみひかのろ

Author:たみひかのろ
見にきてくれてありがとう
目標であったオペアンプの設計に6年かけて到達しました。ここからは応用的な内容を書ける限り書いていきたいと思います。

ツリーカテゴリー
リンク
実用性抜群です!
今流行の生クルミです
人気店のよくばりセットです
一休みにどうぞ
by mitti0
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。