FC2ブログ

MOSトランジスタの動作(1)

次に、MOSトランジスタの動作並びに電流特性に移ります。

MOSトランジスタはゲート電圧を変化させて、ドレイン-ソース間に流す電流を制御する素子です。
ele7_4.jpg
そのために、PN接合、つまり、ソース-基板間、ドレイン-基板間は逆方向バイアスに設定します。こうしないと、ゲート電圧に関わらず、PN接合の順バイアス電流が流れてしまいます。

それでは次回から、NMOS,PMOSそれぞれの電流特性を順に追っていきます。
スポンサーサイト



MOSトランジスタの動作(2)

(1)NMOS
PN接合が逆バイアスになるように、P型半導体でできている基板電圧を最も低い電圧であるGND(=0V)にします。次に、話を簡単にするためにソース電圧もGNDにします。あとは、ゲート電圧を変えた時ドレイン電圧を変えた時が残ります。

始めにゲート電圧の効果を見てみます。わかりやすいようにドレイン電圧もGNDとします。

まず、ゲートにGNDより少し高い電圧をかけてみます。ゲートは酸化膜により電気的に絶縁しているため、ゲートと基板が容量のように振る舞いますゲート電圧は基板より高いのでプラスに帯電している状態です。従って、基板はマイナスに帯電しなければなりません。基板はP型半導体ですので、キャリアはホールです。ゲートの電圧が小さいときには、ホールがゲート下から GND に逃げることによって、固定電荷であるマイナスを残し、容量のマイナス端となるように動作します。つまり、基板の上側が空乏層となります。この状態を空乏状態と言います。

ele7_5.jpg

ここからゲートの電圧を徐々に上ると、ゲートのプラス電荷量が増えますが、空乏層が下方向に伸びることでマイナス電荷の数を増やして対応します。
ele7_6.jpg

MOSトランジスタの動作(3)

さらに電圧を上げると、空乏層の広がりだけでは対応できなくなる (距離が離れると電荷の影響力が小さくなる)ため、 反転と呼ばれる現象が起きます。

この現象は単純には、P型半導体の少数キャリアである電子が ゲート直下に集まり、電子の多い領域を形成することです。 電子の多い半導体=N型半導体であるため、ゲート直下がP型からN型に まさしく反転するというわけです。

このゲート直下の反転したの領域はチャネルと呼ばれ、 このチャネルによりドレインとソースがN型半導体で接続されることになります。

なお、この反転と呼ばれる現象はある電圧を境に急激に進行します。 この電圧はしきい値電圧 Vth と呼ばれ、それよりゲート電圧が高い状態は、 反転状態とか、強反転領域とか呼ばれます。

また、ゲート電圧が Vth のとき空乏層の幅は一番広く、Vth より大きくなっても 空乏層はそれ以上広がりません。ゲート電圧が Vth より大きくなっていった時はチャネルが下方向に伸びることでゲート電圧に対応します。
ele7_7.jpg

MOSトランジスタの動作(4)

ここまではドレイン電圧=GNDとしてゲート電圧を上げたときの変化を見ましたが、 次にゲート電圧、ドレイン電圧両方を変えた場合を見てみます。

まず、ゲート電圧がしきい値電圧 Vth 以下の時です。

この時、ゲート直下は空乏層しかありません。従って、ソースとドレインの間はつながっておらず、ドレイン電圧をいくら上げてもキャリアの移動=電流はゼロと考えることができます。

ele7_8.jpg

MOSトランジスタの動作(5)

次に、ゲート電圧が Vth 以上の時です。

このとき、ゲート直下にはN型反転層のチャネルがあるため、ソースとドレインはN型半導体でつながっています

この状態でドレイン電圧をGNDから上げていくと、キャリアである電子がソースからドレインの向きに引っ張られます。つまり、ドレインからソースに向かって電流が流れます。(NMOSの場合、キャリアの流れと電流の向きが逆になるので注意)

ドレイン電圧がある値になるまでは、ドレイン電圧が上げれば上げるほどドレインからソースへの電流は増えていきます

ele7_9.jpg

MOSトランジスタの動作(6)

さて、ドレイン電圧がある値になると状況が変わります。

その電圧とは、ドレイン電圧 Vd, ゲート電圧 Vg, しきい値電圧 VthVd = Vg - Vth という関係になった時です。

このとき、チャネルのドレイン端では、ゲート-チャネル間電圧が しきい値電圧分しかかかっていない状況になります。 (Vg – Vd = Vg – (Vg – Vth) = Vth) つまり、ドレイン端ではチャネルがなくなっていることになるのです。

この現象はピンチオフと呼ばれ、ピンチオフになるドレイン電圧をピンチオフ電圧と呼びます。(CMOS アナログ回路にてオーバードライブ電圧 Vov と呼ばれる値です。(ドレイン抵抗とは(1)

ele7_10.jpg

MOSトランジスタの動作(7)

なお、ドレイン電圧をピンチオフ電圧以上にした時ですが、

ドレイン電圧の大きさに関わらず、ドレインからソースに流れる電流はほぼ一定

になります。

これは、ピンチオフが発生することで、チャネル自体にかかる電圧がドレイン電圧に依存しなくなるためと考えられます。ちなみに、チャネルのドレイン端にはチャネルはありませんが、チャネルのドレイン端とドレイン間にかかっている電圧(電界)が大きいため、キャリア(電子)はその電圧(電界)の力によりドレインまで引っ張られて電流となります。

MOSトランジスタの動作(8)

以上の説明をグラフにしてみます。
まず、ゲート電圧 Vgs が Vth 以上のある電圧以上で固定されている状態でドレイン電圧 Vds を変化したとき、ドレイン-ソース間に流れる電流 Ids を考えます。

ここで、ゲート電圧、ドレイン電圧を Vgs, Vds と表記しましたが、これまでの話は正確には、ソース電圧を基準としています。(ここまではソース電圧 Vs=GND としていたので省略していました)

記号の表し方ですが、電圧、電流は右下にアルファベット2文字がつきます。電圧、電流それぞれの意味は

 電圧: V(表したい電圧)(基準電圧)
 電流: I(電流が入り込む端子)(電流が流れ出る端子)

といったところでしょうか。先ほどの例では、

ゲート電圧 Vgs:Vgs = Vg – Vs = (ゲート電圧(GND基準)) – (ソース電圧(GND基準))
ドレイン電圧 Vds:Vds = Vd – Vs = (ドレイン電圧(GND基準)) – (ソース電圧(GND基準))
ドレイン-ソース間電流 Ids: ドレインからソースに向かって流れる向きの電流

ということになります。

ele7_11.jpg

MOSトランジスタの動作(9)

話を元に戻して、ゲート電圧 Vgs が Vth 以上で固定の状態にて、ドレイン電圧 Vds 対ドレイン-ソース間に流れる電流 Ids を考えます。

MOSトランジスタの動作(6)で説明したとおり、ドレイン電圧がピンチオフ電圧 Vp(= Vgs - Vth =オーバードライブ電圧 Vov)になるまでは電流 Ids は増加しますが、それを過ぎると、電流は一定とみなせます。

この様子を Vds を横軸、電流 Ids を縦軸としてグラフにすると以下のようになります。

ele7_12.jpg

Ids が増える領域は線形領域、一定の領域は飽和領域といいます。なお、アナログ回路では飽和領域になるように各種電圧を設定していきます。一応、理論式も載せましたので、参照してください。

MOSトランジスタの動作(10)

もう一つ、ドレイン電圧 Vds がある値で固定の状態にて、 ゲート電圧 Vgs 対ドレイン-ソース間に流れる電流 Ids を考えます。

ゲート電圧 Vgs がしきい値電圧 Vth 以下の時、チャネルができていませんので ドレイン-ソース間電流 Ids はゼロとみなせます。 ゲート電圧 Vgsを Vth 以上にするとドレインからソースへの電流が流れ始めます。 そこからゲート電圧を上げれば上げるほどチャネルの量が増えるため、電流は増加していきます。

ただし、固定のドレイン電圧と変化するゲート電圧の関係を考える必要はあります。 ゲート電圧が大きくない場合、つまり、ドレイン電圧が相対的に大きい場合は 飽和領域となりますが、ゲート電圧を上げていくと、相対的にドレイン電圧が 小さくなっていく、つまり線形領域に切り替わることとなります。 その境目の電圧は Vds = Vgs – Vth を変形した Vgs = Vds + Vth です。

ele7_13.jpg

なお、Vgs < Vth の領域はカットオフ領域といいます。

さらにこのグラフにて、
飽和領域は曲線(放物線 y=a(x-b)2 の形)で、
線形領域は直線(y=ax+b の形)である
ことを知っておくとMOS単体の特性を把握するのに役立ちます。

MOSトランジスタの動作(11)

NMOSが終わりましたので、PMOSに移ります。

(2)PMOS
基本的にはNMOSをひっくり返します。順に見ていきます。

PN接合が逆バイアスになるように、N型半導体でできている基板電圧(正確にはウェル電位(CMOSに関する名称(3)参照))を最も高い電圧である電源電圧(MOS回路ではVDDと表記します)にします。話を簡単にするためにソース電圧もVDDとして話を進めます。

始めにゲート電圧の効果だけを見るために、ドレイン電圧もVDDとします。

まず、ゲートにVDDより少し低い電圧をかけます。ゲート電圧は基板電圧より低いのでマイナスに帯電しているように見えます。従って、基板はプラスに帯電しなければなりません。基板はN型半導体ですので、キャリアは電子です。ゲート電圧とVDDの差が小さいときには、電子がゲート下からVDDに逃げ、固定電荷であるプラスを残して対応します空乏状態)。ここからゲート電圧をVDDから徐々に下げると、空乏層が下方向に伸びることで対応します。

ele7_14.jpg

MOSトランジスタの動作(12)

さらに電圧を下げると反転が起きます(反転状態強反転領域)。今回の反転は、N型半導体の少数キャリアであるホールがゲート直下に集まり、ホールの多いP型の領域(チャネル)を形成することです。このチャネルによりドレインとソースがP型半導体で接続されること、今回の反転もしきい値電圧 Vth を境に急激に進行すること、空乏層の幅についてもNMOSと同じです(ただし、NMOSと違う値です)。

ele7_15.jpg

次にゲート電圧、ドレイン電圧両方を変えた場合です。

VDDとゲート電圧の差が Vth 以下の時はソースとドレインの間はつながっていないため、ドレイン電圧をいくら下げてもキャリアの移動=電流はゼロと見なせます。

ele7_16.jpg

MOSトランジスタの動作(13)

VDDとゲート電圧の差が Vth 以上の時ですが、チャネルがあるため、ソースとドレインはP型半導体でつながっています。この状態でドレイン電圧をVDDから下げていくと、キャリアであるホールがソースからドレインの向きに引っ張られます。つまり、ソースからドレインに向かって電流が流れますドレイン電圧がピンチオフ電圧 Vp(=Vds=Vgs-Vth=Vov)になるまでは、ドレイン電圧が下げれば下げるほどソースからドレインへの電流は増えていきます

ele7_17.jpg

ドレイン電圧がピンチオフ電圧(Vp=Vg-Vth=Vov)になるとピンチオフが起きます。ドレイン電圧をピンチオフ電圧以下にしたとき、ドレイン電圧の大きさに関わらず、ソースからドレインに流れる電流がほぼ一定になります。

ele7_18.jpg

MOSトランジスタの動作(14)

以上の説明をグラフにしてみます。

と、グラフに行く前に、ひとつ注意点があります。 NMOSのところでゲート電圧、ドレイン電圧、ドレイン-ソース間電流の定義を書きましたが、 PMOSの場合も同じ定義を使います。つまり、電圧や電流を表す際の向きも同じになります。 PMOSでよくある電圧や電流の値の例は以下の通りですが、

ele7_19.jpg

見ての通り、すべての値がマイナスになります。 初めこのマイナスが分かりにくいと思いますが、 電圧、電流の定義をNMOSと共通にしたためなのです。

話を進めて、まず、ゲート電圧 Vgs が Vth 以下のある電圧で固定されている状態で ドレイン電圧 Vds を変化したとき、ドレイン-ソース間に流れる電流 Ids を考えます。

といっても、値がマイナスになることに注意するだけで、形状はNMOSと同じです。 NMOSの図形を180°回転したと表現すればいいでしょうか。 (もちろん、しきい値電圧や電流値はNMOSと違います)。

ele7_20.jpg

同じく、ドレイン電圧 Vds がある値で固定の状態にて、 ゲート電圧 Vgs 対ドレイン-ソース間に流れる電流 Ids のグラフも同様です。

ele7_21.jpg

MOSトランジスタの動作(15)

(3)Ids の3次元図
これまで見てきたとおり、ドレイン-ソース間電流 Ids は大雑把に言ってゲート-ソース間電圧 Vgs とドレイン-ソース間電圧 Vds の2つの電圧により制御を受けます。つまり、Ids のグラフは実際には3次元になるということです。(1)(2)で2つのグラフを見ましたが、NMOSの3次元図を使って、その関係を見てみます。

まず、NMOSの Ids の3次元図は以下の通りです。
ele7_22.jpg
3次元のグラフにすると、片方からでは見にくいところがあるので、Vgs, Vds の軸を入れ替えたグラフも示します。(2つは見る方向が違うだけで同じグラフです)ただ、この3次元図は使いにくいため、通常はどちらかの電圧をある一定値に固定した2次元のグラフを使います。3次元図と合わせて掲げると以下の通りです。
ele7_23.jpg
最後に3次元図にカットオフ領域、飽和領域、線形領域の境界線を重ねてみます。
ele7_24.jpg
この境界線が入った図を上から眺めた時のグラフもたまに見かけます。

MOSトランジスタの動作(16)

(4)設計パラメーターと電流値(Ids)  
 最後にアナログ設計に重要なパラメーターとその時の電流値(Ids)の変化に関する事柄を順に見ていきます。

・そもそもCMOSアナログの設計とは?
原点に立ち返って、CMOS アナログ設計とは実際に何をするのでしょうか? 回路設計とは、ある入力信号(一般的には電圧の形です)にある種の処理(仕様という形で提示されます)を行って出力するもの(=回路)を作り上げる(=設計)ことですが、このうち、入力信号の形に制限がなく(=アナログ)、回路の構成要素がほぼ NMOS, PMOS で占められているものを CMOS アナログ設計といいます。
 と書くと難しくなりますが、実際に行っていることは、さまざまな制約の中で仕様を満たせるよう、NMOS, PMOS 等を配置し、そこに流れる電流 Ids を制御することです。 Ids を制御できるパラメーターはあまり多くなく、(1)(2)で見てきた、Vgs, Vds のほかに基板電位(2次効果とは?(3),2次効果とは?(4)参照)、MOS トランジスタのサイズを表すL, W しかありません。この5つを絶妙に調節し、さまざまな制約に耐えられる回路を設計していきます。

MOSトランジスタの動作(17)

製造プロセスについて
まず、MOS トランジスタや抵抗、容量などの特性の根本となる製造プロセスについてです。製造プロセスとは、MOS トランジスタ等をどのメーカー(FAB(ファブ)ということもあります)のどの機械で作るかを表す用語です。“どの機械で“というのは、”どのくらい細いLサイズの MOS トランジスタが作れるか?“ということと”どの素子(MOS や抵抗、容量等)が作れるか?“の2つに大きく言い換えることができます。MOS トランジスタの特性(しきい値電圧 Vth 等)や L, W の最小値、実際の図面(レイアウトと呼ばれます)を書く上でのルール(デザインルールと呼ばれます)などは製造プロセスごとに違います。従って、回路設計も製造プロセスごとに必要になってきます。

製造ばらつきについて
さまざまな制約の中で一番有名なのが、製造ばらつきです。ある製造プロセスが選択されたとして、さっそく該当する機械で“製造”するわけですが、常に全く同一のものが作れるわけではなく、あらゆるものがある範囲をもってばらつきます。これが製造ばらつきです。なお、製造ばらつきは対象とするトランジスタの個数で大きく2つに分かれます。

MOSトランジスタの動作(18)

まず、数多くのLSIチップ間など対象個数を非常に大きくした場合です。この場合、しきい値電圧 Vt や Ids 特性など重要な値が大きくばらついて見えます。このうち、

最も特性のいいもの(単純には Ids が多いもの)
真ん中のもの
最も特性の悪いもの(単純には Ids が少ないもの)

を製造するメーカーで決めてもらいます。上記3つは Best(Fast とも)、Typical(Average とも)、Worst(Slow とも)と名前がつけられ、回路特性を確認するシミュレーションにおけるトランジスタモデル(シミュレーション用のトランジスタ特性が記述されたデータファイル)が作成されます。そして、この3パターンで特性確認してすべてで問題なければ、このプロセスで製造した場合、必ず特性が確保できると仮定して回路設計します。

ele7_25.jpg

アナログでは重要な素子である抵抗や容量の場合、抵抗値や容量値がばらつきます。これも同じく、最も小さい値、真ん中の値、最も大きい値の3つにて特性確認を行うことになります。

MOSトランジスタの動作(19)

次に、あるLSIチップ内の複数のトランジスタで見た場合です。
アナログ回路では素子(トランジスタ・抵抗・容量)の大きさや値の比が非常に重要となります。しかし、素子の実際の出来上がりが凸凹であるため、厳密に言うとL、Wなどの寸法が1つ1つ違います。これらはランダムばらつきと呼ばれ、ばらつき方に規則性はありません。ただ、これはまったく同一寸法・特性のトランジスタが作成できないことを示しており、アナログ回路設計では非常に重要な設計限界(例えばオフセット)となります。

ele7_26.jpg

MOSトランジスタの動作(20)

・トランジスタのL,Wサイズについて
Ids を調整する基本的な方法はトランジスタのL,Wサイズを変えることです。それぞれのサイズを変化させた場合の概要は以下の通りとなります。

Ids Lと反比例 の関係 → L が2倍だと Ids はほぼ半分、Lが半分だとIds はほぼ2倍
Ids Wと比例 の関係 → W が2倍だと Ids も2倍、Wが半分だとIds も半分

イメージとしては、
Lの場合は、Lが2倍→チャネルの長さが2倍→電流の流れやすさ半分→Idsは半分
Wの場合は、Wが2倍→チャネルの幅が2倍→電流の通り道2倍→Idsは2倍
といったところでしょうか。

ele7_27.jpg
いま何時かにゃ~
これまでの来場者数
単語の検索はここで
プロフィール

たみひかのろ

Author:たみひかのろ
見にきてくれてありがとう
目標であったオペアンプの設計に6年かけて到達しました。ここからは応用的な内容を書ける限り書いていきたいと思います。

ツリーカテゴリー
リンク
一休みにどうぞ
by mitti0