FC2ブログ

2次効果とは?(1)

これまで MOS トランジスタの基本特性を見てきましたが、CMOS アナログ回路を理解するには、さらに詳細な現象を理解する必要があります。それらは2次効果と呼ばれています。代表的なものを4つ見ていきます。

1.チャネル長変調効果
MOSトランジスタの動作(6)(7)で、ドレイン電圧 Vds がピンチオフ電圧 Vp(=オーバードライブ電圧 Vov)以上になると、ドレイン-ソース間電流 Ids は Vds によらずほぼ一定と説明しました。

この“ほぼ”についてもう少し深く見ていきます。

ドレイン電圧 Vds が上昇すると、ドレインと基板の間の P-N 接合の逆方向バイアスも上昇します。よってこの部分の P-N 接合の空乏層が広がります。チャネルは、正確には空乏層の部分を含まない(固定電荷しかないため)ので、そのドレイン端となるピンチオフ点はソース側にずれます。

要するに、ドレイン電圧 Vds が上昇すると、ピンチオフ点がソース側にずれる=チャネルの長さが短くなる ことになります。このことをチャネル長変調効果といいます。
ele7_30.jpg
スポンサーサイト

2次効果とは?(2)

チャネル長変調効果の続きです。

チャネルの長さが短くなる=Lの長さが短くなる と考えられることから、ドレイン-ソース間電流 Idsは増える ことになります。なお、もともとのLが十分に大きい(数um 以上)場、ドレイン電圧 Vds が上昇すると、ドレイン-ソース間電流 Ids は近似的に直線的に増えます

この直線的に増えるという性質は CMOS アナログ回路で最も重要な性質といってもいいと思われます。

ele7_31.jpg

また、Ids の増え方(=傾き)はLに反比例するため、Lが大きい方が増え方が減り(=傾きが寝る)ますこの現象も CMOS アナログ回路のLが大きい理由の一つです(ドレイン抵抗(ドレイン抵抗とは(1)=出力インピーダンスを大きくできる(ソース接地回路(12))。

2次効果とは?(3)

2.基板効果
MOSトランジスタの動作(2)(11)で、ソース電圧と基板電圧(NMOSの場合)、ソース電圧とウェル電圧(PMOSの場合)は同じとして話を進めました。しかし、実際の回路上では、レイアウト面積を小さくする(=ある面積にたくさんの素子を置きたい)ために、基板電圧がソース電圧より低い(NMOSの場合)場合や、ウェル電圧がソース電圧より高い(PMOSの場合)場合があります。有名な例はカスコード接続における出力側のトランジスタです。

ele7_32.jpg

なお、逆の場合(基板電圧がソース電圧より高い等)はソース-基板間のPN接合が順バイアスとなるので、MOSトランジスタとして機能しなくなくなります(通常、破壊します)。設計ではこのようにならないようにする必要があります
ele7_33.jpg

2次効果とは?(4)

基板効果の続きです。

さて、上記のように正常な状態にてソース電圧と基板(ウェル)電圧が違う場合、MOSトランジスタの特性はどうなるか考えます。

NMOSを例にして考えると、基板電圧がソース電圧より低くなっています。つまり、基板電圧がもともとより下がってしまったと考えられます。そうすると、PN接合の逆バイアスと同じような状態(PN接合とは?(6))となるため、空乏層が広がります。ということは、空乏層内のマイナスの固定電荷が増えるため、ゲートにあるプラス電荷の影響をマイナスの固定電荷がより吸収できる形になってしまします。このことは、反転(MOSトランジスタの動作(3))が起こりにくい状況、つまり、しきい値電圧 Vth がより大きくなるということにつながります。

ele7_34_2.jpg

このように、基板電圧(ウェル電圧)がソース電圧よりも低い(高い)ことにより、しきい値電圧 Vth が大きくなってしまう現象基板(バイアス)効果といいます。

カスコード接続など複雑な回路を組む際には、この基板効果を考慮してサイズを微調整する必要が出てきます。
ele7_35.jpg

2次効果とは?(5)

3.カットオフ領域(サブスレッショルド領域)の電流
ゲート-ソース間電圧 Vgs がしきい値電圧 Vth 以下の領域はカットオフ領域(サブスレッショルド領域とも)と呼ばれ、ドレイン-ソース間電流 Ids はゼロと見なせると記述しました(MOSトランジスタの動作(10))。

ここでは、カットオフ領域の電流をより正確にみていきます。

実は、カットオフ領域でもわずかですが反転が起きています。(Vgs>Vth の時の強反転に対して、弱反転という呼び方をします)従って、ドレイン-ソース間電圧 Vds がゼロでなければ、Ids はゼロではありません。理論計算によれば指数関数になることが分かっており(縦軸=Ids を対数表示すると直線になるということ)、70mV~100mV 下がると電流が一桁下がると言われています。なお、対数表示したときに Ids が一桁増減するのに必要な Vgs の量はSファクタと呼ばれています。
ele7_36.jpg

2次効果とは?(6)

カットオフ領域の電流の続きです。

CMOS アナログ回路設計では、カットオフ領域の電流は以下のようなとき重要となります。

1.スタンバイモードやパワーダウンモードと呼ばれる LSI 全体の消費電流を最小に抑えるモードを搭載する場合
 それぞれのトランジスタの Vgs をすべて Vgs=0 にしなければ、予想外に大きな電流が流れることにつながります。

2.Vth が低い場合
 Vth からSファクタに従って電流量が下がるため、たとえ Vgs=0 でもトランジスタに流れる電流(Vgs=0 のときの Idsオフリーク電流 Ioff と呼ばれる)は無視できなくなります。高温でオフリーク電流が多くなるのは、これが原因です。

2次効果とは?(7)

4.ショートチャネル効果(短チャンネル効果)
MOSトランジスタの動作(21)で記述したとおり、アナログ回路でのトランジスタのLサイズは非常に大きい値であることが普通です。では、逆にトランジスタのLサイズを小さくするとどうなるのでしょうか?Lサイズが小さい時に現れる現象はショートチャネル効果短チャンネル効果)と呼ばれています。

(1)しきい値電圧 Vth が小さくなる
2次効果とは?(1)チャネル長変調効果について説明しました。ドレイン電圧 Vds が高くなると、空乏層が広がりピンチオフ点を移動させることで、電流が少しづつ増える現象でした。この空乏層の影響というのはLサイズが小さい場合、非常に大きな影響をもたらします。この影響の一番目として、しきい値電圧 Vth が小さくなります。なお、しきい値電圧 Vth が下がる現象はドレイン電圧 Vds が大きいとさらに顕著となります。(ドレイン電圧が大きい時は DIBL(Drain Induced Barrier Lowering)とも呼ばれます)

ele7_37.jpg

2次効果とは?(8)

ショートチャネル効果の続きです。

(2)チャネル長変調効果特性が劣化する
空乏層の影響の2番目はチャネル長変調効果の特性が悪くなることです。ドレイン電圧 Vds による空乏層の広がりはLサイズに依存しないため、Lサイズが小さい時には空乏層はチャネルのかなりの部分にわたって広がります。

ele7_38.jpg

このことは、飽和領域の理論式(2次効果とは?(2)の図の下)が合わなくなったり、ほぼ一定となっていた飽和領域での電流がどんどん増えていったり(=ドレイン抵抗(ドレイン抵抗とは?(1))が小さくなる)、DIBL等の効果によりドレイン電圧の高いところでドレイン-ソース間電流 Ids が急激に増えたりします。
ele7_39.jpg

2次効果とは?(9)

ショートチャネル効果の最終話です。

(3)最悪のシナリオ → パンチスルー
Lサイズがさらに小さくなった場合、ソース領域にある空乏層とドレイン領域にある空乏層がくっついてしまいます。こうなると、ゲート電圧 Vgs を掛けなくても、ドレイン-ソース間電流 Ids が流れてしまいます。この現象はパンチスルーといい、製造プロセス側でパンチスルーが起きないように、調整が施されます。

(4)カットオフ領域のSファクタが大きくなる
2次効果とは?(5)で出てきたカットオフ領域のSファクタが大きくなるという現象も現れます。詳しくは参考資料を参照ください。
いま何時かにゃ~
これまでの来場者数
単語の検索はここで
プロフィール

たみひかのろ

Author:たみひかのろ
見にきてくれてありがとう
目標であったオペアンプの設計に6年かけて到達しました。ここからは応用的な内容を書ける限り書いていきたいと思います。

ツリーカテゴリー
リンク
一休みにどうぞ
by mitti0