FC2ブログ

レイアウトとは?(1)

CMOSに関する名称(3)で見たとおり、実際のLSIの内部は複雑な構造をしています。しかし設計にて作成される回路図には、トランジスタで言えばL,Wの値のみ、抵抗や容量では抵抗値、容量値しか書かれていません(逆に言えば、それだけあれば設計ができるということです)。そこで、回路図から実際のLSIと同じ図面を作る必要があります。この図面をレイアウトと呼びます。

ele8_7.jpg

レイアウトは実際の3D図と見比べると分かる通り、上から見た時の状態を表した図面です。このレイアウトは CADEDAとも)と呼ばれる作成ソフトで書くのが一般的で、拡散層、ゲートポリ、コンタクト、配線層などはレイヤーと呼ばれる数字でデータ上区別されています。例えば、拡散層は1レイヤー、ゲートポリは7レイヤー、コンタクトは8レイヤー…といった具合です。なお、それぞれの層をどのレイヤーに割り当てるかは製造プロセスごとに決められています。作成されたレイアウトデータは GDSⅡと呼ばれる形式で保存され、ファイルはストリーム(Stream)と呼ぶことが一般的です。
スポンサーサイト



レイアウトとは?(2)

作成されたレイアウトデータは検証と呼ばれる確認作業が必要となります。最も代表的な検証は以下の2つです。

 (1)DRC(Design Rule Check)
レイアウトを作成するにあたって、幅や隙間など各種寸法の最小値等が製造プロセスごとに詳細に決められています。これらの最小値等はデザインルールと呼ばれ、作成したレイアウトデータがこのデザインルールを満たしているかの確認DRC と呼びます。通常、できるだけ多くの素子を搭載したいため、レイアウトルールぎりぎりにレイアウトデータを作成していくことになります。そういう意味において、DRC を行うことは重要な作業となります。

ele8_8.jpg

 (2)LVS(Layout Vs Schematic)
設計で作成した回路図通りにレイアウトデータができているかの確認LVS と呼びます。大規模な回路図の場合、LVS を短時間で通す(1つも問題がないと確認が取れることを“検証を通す”と表現します)のはかなりの技が必要となります。

さらにアナログ回路のレイアウトの場合、上記検証以外にも

アナログ特性が悪くならないようにするための多くの注意点が存在

します。設計者はどのようにトランジスタ素子等を配置してレイアウトしていくかにも注意を払わなければなりません。
いま何時かにゃ~
これまでの来場者数
単語の検索はここで
プロフィール

たみひかのろ

Author:たみひかのろ
見にきてくれてありがとう
目標であったオペアンプの設計に6年かけて到達しました。ここからは応用的な内容を書ける限り書いていきたいと思います。

ツリーカテゴリー
リンク
一休みにどうぞ
by mitti0